PATENT ABSTRACTS OF JAPAN

(11)Publication number :

06-303099

(43) Date of publication of application: 28.10.1994

(51) Int. CI.

HO3H 17/00

G11B 20/10

G11B 20/18

HO3H 15/00

H03H 17/02

(21) Application number: 05-109938

(71) Applicant: VICTOR CO OF JAPAN LTD

(22) Date of filing:

13.04.1993

(72) Inventor:

HAYAMIZU ATSUSHI


(54) WAVEFORM EQUALIZING CIRCUIT

(57) Abstract:

PURPOSE: To prevent the delay of the convergence of the coefficient of a filter, or the increase of a discrimination error when the characteristic of a transmission line is changed by controlling the coefficient of a filter based on the discriminated result of a viterbi decoder with an extremely small error.

CONSTITUTION: Output signals (y)0 and (y)1 of adders 41a and 41b are decoded by a viterbi decoder 20, and delayed until a coefficient control point of time (k) of each variable coefficient unit 12, 32a, and 32b of an adaptive transversal filter 10 and an adaptive discrimination feedback filter 30 by delay circuits 42a and 42b, and stored in equalized waveform memories 43a and 43b. A state/ discrimination value converter 46 converts a state S in a path memory 22 of the viterbi decoder 20 into a discrimination value C. A variable coefficient unit control circuit 50 calculates each coefficient a(j) and b(m) of the variable coefficient unit 12 of the transversal filter 10 and the variable coefficient units 32a

and 32b of the adaptive discrimination feedback filter 30 based on the discrimination value C and an equalization error (e)k being the output of a subtracter 45.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-303099

(43)公開日 平成6年(1994)10月28日


(51)Int.CL ⁵	識別記号			庁内整理番号	FΙ						技術表示箇所	
H03H	17/00			В	7037-5 J							
G11B	20/10		321	A	7736-5D							
	20/18			V	9074-5D							
H03H	15/00				7037—5 J							
	17/02			G	7037—5 J							
					審查請求	未請求	請求項	の数	FD	(全	9 頁)	最終頁に続く
(21)出願番号		特願平	5—1099	38		(71)	出願人	00000	1329			
								日本と	クター	株式	会社	
(22)出願日		平成5年(1993)4月13日						神奈川	県横浜	市神经	美川区守	屋町3丁目12番
								地				
						(72)	発明者	速水	淳			
								神奈川	県横浜	市神经	於川区守	屋町3丁目12番
								地田	本ピク	ターキ	弑会社	内
						(74)	人野人	弁理士	二瓶	Æ	枚	

(54)【発明の名称】 波形等化回路

(57)【要約】

【目的】 伝送路の特性が変化したときに係数の収束が 遅くなったり、判定誤りが増加することを防止すること ができる波形等化回路を提供する。

【構成】 状態・判定値変換器46はビタビ復号器20のパスメモリ22における状態Sを判定値Cに変換し、可変係数器制御回路50は、この判定値Cと減算器45の出力である等化誤差ek に基づいてトランスバーサルフィルタ10の可変係数器12と、適応判定帰還フィルタ30の可変係数器32a、32bの各係数a(j)、b(m)を演算する。



【特許請求の範囲】

【請求項1】 伝送路の周波数特性の変化を吸収するための可変係数器を備えた適応トランスバーサルフィルタおよび適応判定帰還フィルタの少なくとも一方と、前記2つのフィルタの少なくとも一方の出力を復号するビタビ復号器と、

前記ビタビ復号器の判定結果と前記2つのフィルタの少なくとも一方の等化誤差に基づいて前記可変係数器の係数を制御する制御手段とを有する波形等化回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、伝送路の歪みにより発生した波形歪みをビットクロックによりサンプリングして除去する波形等化回路に関し、また、ディジタル磁気記録再生装置や光記録再生装置にも好適な波形等化回路に関する。

[0002]

【従来の技術】図10は従来の波形等化回路を示し、例えばテレビジョン学会誌 Vol.45, No.5 (1991), pp. 58 9~591 にはフィードバック型FMマルチバス歪みキャンセラとして示されている。この回路はシフトレジスタ1aと、複数段の可変係数器2aと加算器3aにより構成される適応トランスバーサルフィルタAと、シフトレジスタ1bと、複数段の可変係数器2bと加算器3bにより構成される適応判定帰還フィルタBを有する。ビットクロックによりサンプリングされた信号×は先ず、適応トランスバーサルフィルタの一部を構成するシフトレ*

 $a(j)^{(i+1)} = a(j)^{(i)} - \alpha$

*ジスタ1 a に入力されてビットクロックで順次シフトされ、シフトレジスタ1 a の各段の信号 x がパラレルに読み出されて各段の可変係数器 2 a により可変係数 a (j) で重み付けされ、各乗算値が加算器 3 a により加算され、時点 k において波形歪みが除去された出力値 x k が得られる。

【0003】ここで、このトランスバーサルフィルタAのみを用いた場合には、線形歪みは除去されるが非線形歪みに対しては効果が小さいので、この非線形歪みを除10 去するために適応判定帰還フィルタBが追加されている。この適応判定帰還フィルタBでは、コンパレータ4の判定結果に、がシフトレジスタ1bに帰還されてビットクロックで順次シフトされ、シフトレジスタ1bの各段の信号に、がバラレルに読み出されて各段の可変係数器2bにより可変係数b(m)で重み付けされ、各乗算値が加算器3bにより加算される。この加算値は加算器3aの出力値×kから減算されて非線形歪みが除去され、この値ykがコンパレータ4により判定されて判定結果としての判定値ckが出力される。

【0004】また、この波形等化による誤差ekを算出するために非線形歪みが除去された値ykが判定結果ckから減算され、可変係数器制御回路5はこの値ekに基づいてi+1回目における可変係数器2aの可変係数a(j)と可変係数器2bの可変係数b(m)を以下のように制御する。

[0005]

【数1】

$$\sum_{k=1}^{K} \operatorname{sgn} \left(c_{k-j} e_k \right) \tag{1}$$

$$sgn (x) = \begin{cases} 1 & (x \ge 0) \\ -1 & (x < 0) \end{cases}$$

$$b (m)^{(i+1)} = b (m)^{(i)} + \beta \sum_{k=1}^{R} sgn(c_{k-n} e_k)$$
 (2)

20

【0006】但し、可変係数a(j)、b(m) はそれぞれ複数段の可変係数器2a、2bの j 番目、m番目の重み付け係数、Kは平均のための繰り返し回数、a、 β はそれぞれ係数a(j)、b(m) の修正ゲインである。

[0007]

【発明が解決しようとする課題】しかしながら、上記従来の波形等化回路では、非線形歪みが除去された値ykがコンパレータ4の判定結果ckから減算した波形等化誤差ekに基づいて可変係数器2aの可変係数a(j)と可変係数器2bの可変係数b(m)を制御するので、コンパレータ4の判定結果ckに誤りが発生した場合に可変係数a(j)および可変係数b(m)の制御に悪影響を及ぼし、結果として伝送路の特性が変化したときに※50

※係数の収束が遅くなったり、判定誤りが増加するという 問題点がある。

【0008】本発明は上記従来の波形等化回路の問題点 40 に鑑み、伝送路の特性が変化したときに係数の収束が遅 くなったり、判定誤りが増加することを防止することが できる波形等化回路を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明は上記目的を達成するために、ビタビ復号器の判定値の誤りが非常に少ないことに着目してビタビ復号器の判定結果に基づいて係数を制御するようにしている。すなわち本発明によれば、伝送路の周波数特性の変化を吸収するための可変係数器を備えた適応トランスパーサルフィルタおよび適応判定帰還フィルタの少なくとも一方と、前記2つのフィ

3

ルタの少なくとも一方の出力を復号するビタビ復号器 と、前記ビタビ復号器の判定結果と前記2つのフィルタ の少なくとも一方の等化誤差に基づいて前記可変係数器 の係数を制御する制御手段とを有する波形等化回路が提 供される。

[0010]

【作用】本発明では、誤りが非常に少ないビタビ復号器 の判定結果に基づいてフィルタの係数が制御され、した がって、伝送路の特性が変化したときに係数の収束が遅 くなったり、判定誤りが増加することを防止することが 10 できる。

[0011]

【実施例】以下、図面を参照して本発明の実施例を説明 する。図1は本発明に係る波形等化回路の一実施例を示 すブロック図、図2は図1におけるNRZI信号を示す タイミングチャート、図3は図2のNRZI信号の状態 遷移を示す説明図、図4は、図1の適応トランスバーサ ルフィルタを詳細に示すブロック図、図5は図1のビタ ビ復号器を詳細に示す説明図、図6は図1の適応判定帰 還フィルタを詳細に示すブロック図、図7は図1および 20 図6の状態判定値変換器の一例を示す説明図、図8は図 1および図6の状態判定値変換器の他の例を示す説明 図、図9は図1の可変係数器制御回路を詳細に示す説明 図である。

【0012】本実施例の波形等化回路は一例として、図 2に示すようにレベルがデータ「1」で反転され、デー タ「0」で反転されないNRZI(Non-Return-to-Zero Inversion)信号の波形を等化するように構成され、この NRZI信号の状態「O」、「1」は図3に示すように 示すように「+2」、「0」、「-2」の3通りとな る.

【0013】先ず、図1に示す波形等化回路の概略を説 明すると、入力信号の線形歪みが図4に詳しく示すよう な適応トランスパーサルフィルタ10により除去されて 図6に詳しく示すような適応判定帰還フィルタ30によ り非線形歪みが除去される(加算器41a、41b)。 加算器41a、41bの出力信号y0、y1 は図5に詳 しく示すようなビタビ復号器20により復号され、ま た、それぞれ遅延回路42a、42bにより適応トラン 40 スパーサルフィルタ10と適応判定帰還フィルタ30の 各可変係数器12、32a、32bの係数制御時点kま で遅延されて等化波形メモリ43a、43bに格納され

【0014】この等化波形メモリ43a、43bにそれ ぞれ格納されたデータyod、y1dはスイッチ44に より、時点kにおける状態Sk が「1」の場合にデータ y¹dが選択され、「O」の場合にデータy⁰ dが選択 され、等化誤差を有するデータットとして減算器45に 印加されて等化誤差 e k が算出される。また、状態・判 50 のいずれかである。また、適応判定帰還フィルタ30に

定値変換器46はビタビ復号器20のパスメモリ22に おける状態Sを判定値Cに変換し、可変係数器制御回路 50は、この判定値Cと減算器45の出力である等化誤 差ex に基づいてトランスバーサルフィルタ10の可変 係数器12と、適応判定帰還フィルタ30の可変係数器 32a、32bの各係数a(j)、b(m)を演算す る。ここで加算器41a、41b、遅延回路42a、4 2b、等化波形メモリ43a、43b、スイッチ44、 減算器45、状態・判定値変換器46、可変係数器制御 回路50は制御手段を構成する。

4

【0015】適応トランスパーサルフィルタ10は従来 例と同様に図4に示すように、入力サンプルをビットク ロックによりシフトするシフトレジスタ11と、シフト レジスタ11によりシフトされた各段の入力サンプルに 対して可変係数器制御回路50により制御される重み付 け係数a(j)を乗算する複数段の可変係数器12と、 可変係数器12の各段の乗算結果を加算する加算器13 により構成され、入力信号の線形歪みを除去する。

【0016】 この適応トランスバーサルフィルタ10の 出力である加算器13の加算結果は、後述する適応判定 帰還フィルタ30の加算結果FBO、FB1からそれぞ れ減算されて各結果yº、y¹がビタビ復号器20のメ トリック計算器21に出力される。図5に示すビタビ復 号器20は一例として、H. Kobayashi, "Application of Probabilistic Decoding to Digital Magnetic Record ing Systems", IBM, J. Res. Develop., 15, January, 1 971, pp. 64-74により開示されたものを示し、メトリッ ク計算器21により入力yº、y¹に基づいてメトリッ クを計算してパスメモリ22を制御することにより、畳 遷移する。また、このNRZI信号の判別値は、図2に 30 み込み符号の繰り返し構造を利用して状態Sを結ぶ複数 のパスから最ゆうパスを選択し、最ゆう復号を行う。な お、図5ではパスメモリ22の状態の出力と1ビット遅 延された出力がmod 2 加算器24により加算され復号結

> 【0017】ここで、NRZI信号の状態数は2であ り、ビタビ復号器20のパスメモリ22は2種類の状態 をとり得る。この状態をパスメモリ22の入力側から見 て1ビット目をSio、Siiとし、2ビット目をSio、S 21・・・とすると、判定帰還される値は、図5に示すよ うに次のタイミングで1ピット目に「0」となるパス状 態S10、S20、S30・・・に対する判定値と、次のタイ ミングで1ビット目に「1」となるパス状態Sii、 S21、S31・・・に対する判定値の2通りが考えられ

> 【0018】次に図6に示す適応判定帰還フィルタ30 の状態・判定値変換器31の動作を説明する。先ず、バ スメモリ22に記憶される信号は図3の状態遷移図に示 すように円内の「1」または「0」であり、判定値は図 2に示すように出力である「0」、「+2」、「-2」

より帰還される信号、または可変係数器32a、32b の制御として用いられる情報が判定値であるので、状態 Sから判定値Cに変換しなければならない。

【0019】そこで、状態・判定値変換器31では図7 に示すように、

 $C(k) = 2 \{S(k) - S(k+1)\}$

に演算するか、または図7に示すように状態S(k)、 S(k+1) およびS(k+2) から必要なビット数の 判定値C(k)、C(k+1)が得られるROM等のテ ーブルを用いて状態Sが判定値Cに変換される。

【0020】この判定値Cは図6に示すように可変係数 器32a、32bに印加され、可変係数器32a、32 bにより可変係数器制御回路50からの係数b(m)が 乗算され、各乗算結果が加算器33a、33bにより加 算されて加算結果FBO、FB1が得られる。この場 合、パス状態S10、S20、S30・・・に対して加算結果 FBOが得られ、パス状態S₁₁、S₂₁、S₃₁・・・に対 して加算結果FB1が得られる。なお、この実施例では 適応判定帰還フィルタ30を2系統で構成したが、時分 割処理するようにすれば1系統で構成することができる 20 ことはもちろんである。

【0021】次に、トランスバーサルフィルタ10の可 変係数器12と、適応判定帰還フィルタ30の可変係数 器32a、32bの各係数a(j)、b(m)について 説明すると、この各係数a(j)、b(m)はそれぞれ 式(1)、(2)に基づいて算出され、具体的には図9 に示すように、符号判定器51が減算器45の出力であ る等化誤差ekと、j番目の係数を制御するための判定 値Ck-j の符号を判定し、アップダウン (U/D) カウ ンタ52をek · Ck-j が正の場合にアップカウント し、負の場合にダウンカウントする。

【0022】U/Dカウンタ52の出力は係数器53に より、式(1)(2)における修正ゲイン α 、 β が乗算 され、次いで加算器およびラッチ54により式(1)

- (2) における1つ前の係数a (j) (i) 、b (m)
- (i) とそれぞれ減算、加算されてラッチされ、係数 a
- $(j)^{(i+1)}$ 、b $(m)^{(i+1)}$ が算出される。ここで、 ラッチ54に印加されるラッチクロックは、式(1)
- (2) における平均のための繰り返し回数Kの区間毎に 発生し、また、同時にU/Dカウンタ52をプリセット 40 42a,42b 遅延回路 する。

【0023】したがって、上記実施例によれば、ビタビ 復号器20のパスメモリ22における状態Sから変換さ れた判定値Cと等化誤差ek に基づいて係数a(j)、 b(m) を制御するので、誤りが非常に少ないビタビ復

号器20の判定結果に基づいてフィルタ10、30の係 数が制御される。なお、上記実施例ではトランスバーサ ルフィルタ10と判定帰還フィルタ30の両方を用いた が、波形歪みに応じてどちらか一方を用いてもよい。 [0024]

【発明の効果】以上説明したように本発明によれば、誤 りが非常に少ないビタビ復号器の判定結果に基づいてフ ィルタの係数が制御されるので、伝送路の特性が変化し たときに係数の収束が遅くなったり、判定誤りが増加す 10 ることを防止することができる。

【図面の簡単な説明】

【図1】本発明に係る波形等化回路の一実施例を示すブ ロック図である。

【図2】図1におけるNRZ I 信号を示すタイミングチ ャートである。

【図3】図2のNRZ I信号の状態遷移を示す説明図で

【図4】図1の適応トランスバーサルフィルタを詳細に 示すブロック図である。

【図5】図1のビタビ復号器を詳細に示す説明図であ

【図6】図1の適応判定帰還フィルタを詳細に示すプロ ック図である。

【図7】図1および図6の状態判定値変換器の一例を示 す説明図である。

【図8】図1および図6の状態判定値変換器の他の例を 示す説明図である。


【図9】図1の可変係数器制御回路を詳細に示す説明図 である。


30 【図10】従来の波形等化回路を示すブロック図であ る。


【符号の説明】

- 10 適応トランスパーサルフィルタ
- 12,32a,32b 可変係数器
- 20 ビタビ復号器
- 21 メトリック計算器
- 22 パスメモリ
- 30 適応判定帰還フィルタ
- 41a, 41b 加算器
- - 43a, 43b 等化波形メモリ
 - 44 スイッチ
 - 45 減算器
 - 31、46 状態·判定値変換器
 - 50 可变係数器制御回路


【図1】









【図5】





【図10】



フロントページの続き

• • • • • •

(51) Int.Cl.⁵ H O 3 H 17/02 **識別記号 庁内整理番号** L 7037-5J

FΙ

技術表示箇所